MegaCore的一代从头到尾一直在运作。老实说，它非常复杂，但是每个人都知道可以直接使用quartus IP，从而大大节省了开发时间，并且其代码得到了绝对优化。所有的前奏都是操作成功，设置没有问题，开始编译生成的fft.vhd文件，单击“开始编译”，第一感觉：慢！编译速度很慢，应该是文件太大，需要生成大量信息，观察Status的进度，Full Compilation进度达到80％，报告了错误！ ，但未能通过EDA网表编写器找到错误消息，仅需六行：主要错误：错误：由于文件C，无法生成网表缺席文件：/altera/72/ip/fft/lib/auk_dspip_math_pkg_fft_72.vhd& quot;是OpenCore Plus限时文件。生成网表输出文件时出错。在先前的一系列设置（设置）ENA Netlist Writer选项中选择了OpenCore Plus限时的第三方仿真软件modelsim，这就是原因。未经授权，Opencore不允许生成网表。更改设置：EDA工具设置＆quot;模拟选择＆quot; none＆rdquo;在设置中，重新编译并传递。接下来，弄清引脚关系并执行仿真。