不幸的是，电子设计程序只有生成以下内容的Gerber文件，才会生成警报：跟踪错误未完成或跟踪丢失的卡。在很多情况下，由于其简单性，我们在设计PCB时并未将其链接至原理图。如果我们在不采取任何预防措施的情况下选择此程序，则在设计结束时可能会发现一些线索。这些线索可能由于遗忘或由于我们将其删除或由于某种原因而被另一个组件替换。因此，绘制轨迹的过程被中止，线索没有连接。后来，我们继续从另一层进行跟踪，忘记了程序不会在跟踪的开头自动插入跟踪。使用以下实用方法，可以检测和纠正一条轨道，该轨道的一端未连接任何东西，但其一端与另一层的另一条轨道的起点重合，从而可以得出这样的假设，即它是相同的信号，并且连接它们的路径丢失了。以同样的方式，我们将能够检测到一条不在任何轨道或垫上结束且在另一层上没有对应关系的轨道，这使我们认为只有该轨道丢失了。在这种情况下，我们肯定会检查卡的整个设计，因为必须缺少线索来完善您的生产线。说明：l在设计程序中，我们为卡的顶部，底部和护垫层选择黑色。 l根据电路的大小，我们以两倍或更大的比例在纸张的TOP表面（包括焊盘和走线）上进行打印。 l在电路底部的另一张相同尺寸的纸上打印（包括焊盘和走线）。 l如果目视检查，我们可以轻松检测到未终止的走线，即它们未连接到其他走线，焊盘或铜层。 l如果可能的话，让我们在光源的帮助下叠加两张照片，翻阅纸张以确认信号的对应关系。在说明前一张图的示例中，很明显，该电路的TOP电路中标有红色指示器的点没有连接到指示器端子的任一侧。动画显示，当两层重叠时，包含在错误中的标记为“缺少轨迹”的笔划就会被显示出来。从另一层的同一点开始的另一点结束，表示仅缺少连接它们的轨道。我们还观察到，标记为“未完成的音轨”的错误会导致错误。没有相同的对应关系，这表示音轨不完整或已被遗留，应将其擦除以避免混淆。注意：强烈建议再次运行电气设计规则（DRC）分析，以检测由于在卡上插入新元素而导致的错误，并再次生成所有Gerber文件。结论：尽管该程序可以很好地运行，但是建议不要在设计印刷电路时从原理图开始，而要花一些时间在我们想要连接的焊盘之间绘制网格，并保持其各自的层尽可能长的可见性。 ，我们应该花时间设计原理图并在PCB上运行设计规则的实用程序。该程序无疑将基于该程序自动生成的网络来检测不完整的连接，并另外使数据层在PCB上可见。尚未如上所述跟踪的连接。