文章目录1.上拉电阻器2.下拉电阻器3.上拉电阻器使用场景3.1。 TTL驱动CMOS 3.2。 OC和OD门3.3。低级中断检测3.4。固定级别4。下拉电阻器使用情况4.1。固定级别4.1。作为放电电阻1.上拉电阻上拉，实际上是指上拉。什么是“向上”？在数字电路中是什么意思？指逻辑1，在电路设计中，逻辑1代表高电平。拉什么？当然，它不会成为电源或地面。它只能是信号。当然，将获得该概念。通过电阻将信号连接到高电平称为上拉。该电阻的作用是上拉电阻。 2.下拉电阻器通过电阻器将信号连接到低电平（接地）称为下拉电阻。该电阻的作用是下拉电阻。为什么会有上拉电阻和下拉电阻？我需要在什么情况下使用上拉和下拉电阻？如何选择上拉和下拉电阻的电阻？ 3.上拉电阻的使用场景3.1。 TTL驱动CMOS标准TTL电平（最大高电平输出）为2.4V，而CMOS（最小高电平输入）为3.5V，当TTL驱动CMOS时，TTL输出高电平时，CMOS可能无法有效地识别为高电平，因此必须在TTL的输出端增加一个上拉电阻，以将TTL的输出高电平提高到5V，这样CMOS才能有效地识别它。当TTL低电平驱动CMOS时，TTL（低电平最大输出）为0.5V，小于CMOS（低电平最大输入）1.5V，因此TTL低电平可以被CMOS正常识别。值越小，上拉能力越强，但会增加TTL端子的饱和压降，从而导致TTL输出的低电平非常高。如果太大，TTL输出的上升沿将被延迟。 TTL驱动CMOS 3.2。 OC和OD门采用OC和OD门结构，需要添加上拉电阻，下图I2C是OD结构，SDA和SCL信号需要添加上拉电阻，无上拉电阻，OC和OD无法输出高水平。 IIC 3.3的OD结构。低电平中断检测对于低电平中断触发电路，通常在MCU的检测端添加一个上拉电阻。当INT低电平到达时，MCU_INT_DET将变为低电平。触发中断。如果R1太大，则MCU_INT_DET的上升沿将变慢。如果R1太小，则可能导致过大的灌电流并导致MCU引脚烧坏。低电平中断检测电路3.4。固定电平例如，在LDO电路中，当使能高电平时，通常会在使能引脚CE到VIN上添加一个上拉电阻，以便LDO上电时将具有输出效果。对于R1，将给出通用芯片的SPEC。最常见的是10K和100K。然后，您说47K当然可以工作。这取决于LDO CE引脚的灌电流能力，即5V施加到R1的电流。它必须小于CE引脚的最大灌电流。如果太大，CE引脚可能会烧毁。 LDO电路4.下拉电阻使用场景4.1。固定电平控制电路，例如NMOS。通常，在G极上添加一个下拉电阻，并且低电平是固定的。 MOS管的GS阻抗非常大，容易受到静电干扰，导致GS之间产生更高的电压，从而导致MOS管的开关状态发生变化。对于R2，MOS管处于截止状态，流经R2的电流消耗为0，MOS管处于导通状态；流过R2的电流是，如果要减少电流消耗，应尽可能增加R2的电阻，通常该值是200K，1M等。MOS管开关电路4.2。作为放电电阻在某些LDO电路中，还添加了一个下拉电阻R4，称为虚拟负载。当LDO关闭时，它用于快速释放C6上的电压。这与电路的使用场景有关。添加R4的缺点是它将增加正常工作期间的电流消耗。此外，还有具有自放电功能的LDO。具有自放电和不具有自放电的优点和缺点。对于R4，电阻越小，放电速度越快，但是在正常操作期间，增加的电流消耗将更大。 R4用作放电电阻。今天的文章在这里。 。 。按住图片中的二维码跟随，单独前进，快进；集体走，走远；这里除了肝脏发表的文章外，还有点点滴滴的逐步学习；创意不容易，让我知道你看着