＆amp; nbsp; ＆amp; nbsp; Synopsys宣布了一种集成的混合原型解决方案，该解决方案将Synopsys Virtualizer虚拟原型与基于Synopsys FPGA的HAPS原型相结合，以加速片上系统（SoC）的硬件和软件开发。通过将Virtualizer虚拟原型技术用于新设计的功能，并将基于FPGA的HAPS原型技术用于重用逻辑，设计人员可以将软件开发的开始时间缩短设计周期达12个月。此外，Synopsys＆＃39;混合原型解决方案可以确保设计人员加速硬件/软件集成和系统验证，从而大大缩短了整个产品设计周期。利用ARM Cortex处理器的高性能模型，基于ARM AMBA协议的事务处理器和DesignWare IP，开发人员可以轻松地将基于ARM处理器的设计划分为基于虚拟和FPGA的原型。当前，设计人员在构建SoC原型时使用两种相对独立的方法：基于事务级别模型（TLM）的虚拟原型验证和基于FPGA的原型验证。虚拟样机非常适合通过执行快速TLM来加速不使用RTL的软件开发，并提供更有效的错误纠正和脚本分析。基于FPGA的原型可以提供准确的周期和高性能的执行，以及直接的真实接口连接。新思科技混合原型解决方案精心协调了Virtualizer虚拟原型和基于HAPS FPGA的原型的优势，以使软件开发和系统集成可以在项目周期中更快地完成。 “与多核SoC相关联的复杂性和软件含量不断增加，这意味着系统工程师和软件开发人员无法在开始工作之前等待硬件就绪，因此他们越来越多地使用其芯片和系统原型。”研究公司VDC Research的嵌入式软件和硬件副总裁Chris Rommel说。 “ Synopsys”和“ Lybrid”该方法解决了单个SoC原型验证方法的许多局限性。它允许开发人员为设计团队自由地将RTL之前的事务级别模型与现有或正在开发的RTL混合使用。硬件和软件的开发带来了巨大的进步。 ＆quot;新思科技混合原型验证解决方案增强了软件堆栈验证，因为使用Virtualizer虚拟原型可以带来非常高的处理器执行速度。它通过模拟PHY或测试设备直接连接到现实世界，并且I / O模型接口叠加在基于FPGA的HAPS上。此外，设计人员在基于FPGA的原型中使用现有的RTL或IP，并在SystemC事务级模型中使用新功能。该方法可以更快地执行，并且可以在项目开发中更早地实现。新思科技高性能HAPS通用多资源总线（UMRBus）物理连接可以在虚拟和基于FPGA的原型开发环境之间有效地传输数据。预先验证的，基于HAPS的事务处理器支持ARM AMBA 2.0 AHB / APB，AXI3，AXI-4和AXI4-Lite互连，这为设计人员提供了一种在虚拟或基于FPGA的原型开发环境之间划分SoC设计的方式。可以在AMBA互连的常规模块级边界进行分段。与传统的基于FPGA的原型相比，在混合原型中使用基于Virtualizer环境的软件纠错功能，用户可以更好地查看和控制所开发软件的寄存器和内存文件。 Synopsys IP和系统营销副总裁John Koeter表示：“混合原型解决方案为设计团队提供了硬件和软件原型方法都必须提供的最佳优势。 “通过UMRBus物理连接将Virtualizer虚拟原型技术的优势与基于HAPS FPGA的原型技术的优势相结合，Synopsys使设计人员能够在设计周期内更快，更早地开发出完全可操作的SoC原型，并加快软件开发和验证速度。整个系统。 ＆amp; rdquo;可用此混合原型验证解决方案现在可供早期采用者使用。将在DAC 2012上演示混合原型解决方案Synopsys在DAC 2012上的＃1130展台上演示了集成的混合原型验证解决方案。DAC于2012年6月3日至7日在美国加利福尼亚州旧金山举行。